( en | de | ru )

 

Disambiguierung von "Economakos, George"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-level synthesis with reconfigurable datapath components.

. IPDPS, IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

George Mertzios

Combinatorial optimization and recognition of graph classes with applications to related models. TU Aachen, (2009)

Witold George

Hans George

George Glowik

George Leon

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient implementation of biomedical hardware using open source descriptions and behavioral synthesis.. BIBE, Seite 1-6. IEEE, (2008)Design and experimentation with low-power morphable multipliers., , , und . ICECS, Seite 752-755. IEEE, (2011)A complete specification and implementation methodology for high-level hardware transformations., , und . ICECS, Seite 520-523. IEEE, (2000)HVSoCs: A Framework for Rapid Prototyping of 3-D Hybrid Virtual System-on-Chips., , , , und . IPDPS Workshops, Seite 2194-2199. IEEE, (2013)High-Level Synthesis Methodologies for Delay-Area Optimized Coarse-Grained Reconfigurable Coprocessor Architectures., , , und . ISVLSI, Seite 486-487. IEEE Computer Society, (2010)Systematic Exploration of Energy-Efficient Application-Specific Network-on-Chip Architectures., , , , und . ISVLSI, Seite 133-138. IEEE Computer Society, (2010)Efficient serial and parallel implementation of programmable fir filters based on the merging technique., , und . EUSIPCO, Seite 1-5. IEEE, (2008)High-level synthesis with coarse grain reconfigurable components., und . IPDPS, Seite 1-4. IEEE, (2009)Exploiting the Use of VHDL Specifications in the AGENDA High-Level Synthesis Environment., und . EUROMICRO, Seite 10091-10098. IEEE Computer Society, (1998)BIT-width exploration over 3D architectures using high-level synthesis., , , und . ICECS, Seite 535-538. IEEE, (2010)