( en | de | ru )

 

Disambiguierung von "Niiyama, Taro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Difficulty of Power Supply Voltage Scaling in Large Scale Subthreshold Logic Circuits.

, , , , , , und . IEICE Trans. Electron., 93-C (3): 332-339 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Taro Odashima

Fumiko Niiyama

Taro Breuer

Taro Eichler

Taro Odashima

 

Weitere Publikationen von Autoren mit dem selben Namen

Expected vectorless Teacher-Student Swap (TSS) test method with dual power supply voltages for 0.3V homogeneous multi-core LSI's., , , und . CICC, Seite 137-140. IEEE, (2008)The Mapping Distance - a Generalization of the Edit Distance - and its Application to Trees., und . ICAART (2), Seite 266-275. SciTePress, (2018)Dependence of Minimum Operating Voltage (VDDmin) on Block Size of 90-nm CMOS Ring Oscillators and its Implications in Low Power DFM., , , , , und . ISQED, Seite 133-136. IEEE Computer Society, (2008)Increasing minimum operating voltage (VDDmin) with number of CMOS logic gates and experimental verification with up to 1Mega-stage ring oscillators., , , , , und . ISLPED, Seite 117-122. ACM, (2008)Parameterized Mapping Distances for Semi-Structured Data., und . ICAART (Revised Selected Papers), Volume 11352 von Lecture Notes in Computer Science, Seite 443-466. Springer, (2018)1/5 power reduction by global optimization based on fine-grained body biasing., , , , , , und . CICC, Seite 547-550. IEEE, (2008)Difficulty of Power Supply Voltage Scaling in Large Scale Subthreshold Logic Circuits., , , , , , und . IEICE Trans. Electron., 93-C (3): 332-339 (2010)