( en | de | ru )

 

Disambiguierung von "Ikebe, Masayuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Adaptive Global and Local Tone Mapping Algorithm Implemented on FPGA.

, , , , , , und . IEEE Trans. Circuits Syst. Video Technol., 30 (9): 3015-3028 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masayuki Hirosue

Masayuki Maenishi

Masayuki Yamamoto

Masayuki Inaba

Masayuki Fujita

 

Weitere Publikationen von Autoren mit dem selben Namen

An Adaptive Global and Local Tone Mapping Algorithm Implemented on FPGA., , , , , , und . IEEE Trans. Circuits Syst. Video Technol., 30 (9): 3015-3028 (2020)Warm-cool color-based high-speed decolorization: an empirical approach for tone mapping applications., , und . J. Electronic Imaging, (2021)A Psychological Study: Importance of Contrast and Luminance in Color to Grayscale Mapping., , , und . CoRR, (2024)A Sub-Pixel Accurate Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis., , , , , , , , und . IEEE J. Biomed. Health Informatics, 27 (1): 53-64 (2023)Corrections to Ä Sub-Pixel Accurate Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis"., , , , , , , , und . IEEE J. Biomed. Health Informatics, 28 (2): 1152-1154 (Februar 2024)A deep registration method for accurate quantification of joint space narrowing progression in rheumatoid arthritis., , , , , , , , , und 1 andere Autor(en). Comput. Medical Imaging Graph., (September 2023)A Digital Vision Chip for Early Feature Extraction with Rotated Template-Matching CA., und . J. Robotics Mechatronics, 17 (4): 372-377 (2005)Automatic Radiographic Quantification of Joint Space Narrowing Progression in Rheumatoid Arthritis Using POC., , , , und . ISBI, Seite 1183-1187. IEEE, (2019)In-memory area-efficient signal streaming processor design for binary neural networks., , , , , , , , , und 1 andere Autor(en). MWSCAS, Seite 116-119. IEEE, (2017)Area and Energy Optimization for Bit-Serial Log-Quantized DNN Accelerator with Shared Accumulators., , , , , , , , , und . MCSoC, Seite 237-243. IEEE Computer Society, (2018)