Autor der Publikation

Exploring the speedups of embedded microprocessor systems utilizing a high-performance coprocessor data-path.

, , und . J. Supercomput., 39 (3): 251-271 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design space exploration of an optimized compiler approach for a generic reconfigurable array architecture., , und . J. Supercomput., 40 (2): 127-157 (2007)An early memory hierarchy evaluation simulator for multimedia applications., , und . Microprocess. Microsystems, 38 (1): 31-41 (2014)A high-throughput, memory efficient architecture for computing the tile-based 2D discrete wavelet transform for the JPEG2000., , , und . Integr., 39 (1): 1-11 (2005)A Compiler Method for Memory-Conscious Mapping of Applications on Coarse-Grained Reconfigurable Architectures., , und . IPDPS, IEEE Computer Society, (2005)Partitioning Methodology for Heterogeneous Reconfigurable Functional Units., , und . J. Supercomput., 38 (1): 17-34 (2006)Early Evaluation of Implementation Alternatives of Composite Data Structures Toward Maintainability., , und . ACM Trans. Softw. Eng. Methodol., 26 (2): 8:1-8:44 (2017)Compiler-Directed Data Locality Optimization in MATLAB., , , und . SCOPES, Seite 6-9. ACM, (2016)Resource constrained modulo scheduling for coarse-grained reconfigurable arrays., , und . ISCAS, IEEE, (2006)Mapping DSP applications on processor/coarse-grain reconfigurable array architectures., , und . ISCAS, IEEE, (2006)Experimental (raw) Data of Statistical Comparison Between Formal and Simulated Models' Outcomes for CIBI vs. CVP General Problem., , und . (Mai 2020)