Autor der Publikation

Schedulability-Driven Communication Synthesis for Time Triggered Embedded Systems.

, , und . RTCSA, Seite 287-294. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Day 2: Mini-tutorial: Challenges to the design and optimization of cyber-physical systems.. IDT, Seite xvii. IEEE, (2014)Genetic algorithm based estimation of non-functional properties for GPGPU programs., , , und . J. Syst. Archit., (2020)An Integrated Framework for the Design and Optimization of SOC Test Solutions., und . J. Electron. Test., 18 (4-5): 385-400 (2002)Process-Variation and Temperature Aware SoC Test Scheduling Technique., , und . J. Electron. Test., 29 (4): 499-520 (2013)Modeling and formal verification of embedded systems based on a Petri net representation., , und . J. Syst. Archit., 49 (12-15): 571-598 (2003)An improved register-transfer level functional partitioning approach for testability., und . J. Syst. Archit., 46 (3): 209-223 (2000)Inter-domain movement of functionality as a repartitioning strategy for hardware/software co-design., und . J. Syst. Archit., 43 (1-5): 87-98 (1997)System Level Hardware/Software Partitioning Based on Simulated Annealing and Tabu Search., , , und . Des. Autom. Embed. Syst., 2 (1): 5-32 (1997)Quasi-Static Voltage Scaling for Energy Minimization with Time Constraints, , , , und . DATE '05: Proceedings of the conference on Design, Automation and Test in Europe, Seite 514--519. Washington, DC, USA, IEEE Computer Society, (2005)Stability-aware integrated routing and scheduling for control applications in Ethernet networks., , , , , und . DATE, Seite 682-687. IEEE, (2018)