( en | de | ru )

 

Disambiguierung von "Jerger, Natalie D. Enright"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient synthetic traffic models for large, complex SoCs.

, , , , und . HPCA, Seite 297-308. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hansjörg Jerger

Jürgen Jerger

Christian Jerger

Markus Jerger

Jürgen Jerger

 

Weitere Publikationen von Autoren mit dem selben Namen

SigNet: Network-on-chip filtering for coarse vector directories.. DATE, Seite 1378-1383. IEEE Computer Society, (2010)Power Modeling for Heterogeneous Processors., , und . GPGPU@ASPLOS, Seite 90. ACM, (2014)Moths: Mobile threads for on-chip networks., und . ACM Trans. Embed. Comput. Syst., 12 (1s): 56:1-56:22 (2013)Evaluating the memory system behavior of smartphone workloads., , , , , , , , , und 1 andere Autor(en). ICSAMOS, Seite 83-92. IEEE, (2014)Identifying and Exploiting Ineffectual Computations to Enable Hardware Acceleration of Deep Learning., , , , , , , , , und 3 andere Autor(en). NEWCAS, Seite 356-360. IEEE, (2018)The Anytime Automaton., und . ISCA, Seite 545-557. IEEE Computer Society, (2016)Improving DVFS in NoCs with Coherence Prediction., und . NOCS, Seite 24:1-24:8. ACM, (2015)SPONGE: A Scalable Pivot-based On/Off Gating Engine for Reducing Static Power in NoC Routers., , , und . ISLPED, Seite 17:1-17:6. ACM, (2018)Exploration of Temperature Constraints for Thermal Aware Mapping of 3D Networks on Chip., , , und . PDP, Seite 499-506. IEEE, (2012)NoC Architectures for Silicon Interposer Systems: Why Pay for more Wires when you Can Get them (from your interposer) for Free?, , , und . MICRO, Seite 458-470. IEEE Computer Society, (2014)