( en | de | ru )

 

Disambiguierung von "Hemani, Ahmed"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Globally asynchronous locally synchronous architecture for large high-performance ASICs.

, , , , , , , , und . ISCAS (2), Seite 512-515. IEEE, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ahmed Fattah Ahmed Ahmed

Ejaz Ahmed

Yasar Luqman Ahmed

Sayed Tawfik Ahmed

Ahmed Moustafa Mohammed Ahmed

 

Weitere Publikationen von Autoren mit dem selben Namen

Cell placement by self-organisation., und . Neural Networks, 3 (4): 377-383 (1990)Synchronizing distributed state machines in a coarse grain reconfigurable architecture., und . SoC, Seite 128-135. IEEE, (2011)Exploring Spiking Neural Network on Coarse-Grain Reconfigurable Architectures., , , , , , , , und . MES, Seite 64-67. ACM, (2014)Globally asynchronous locally synchronous architecture for large high-performance ASICs., , , , , , , , und . ISCAS (2), Seite 512-515. IEEE, (1999)A many-core hardware acceleration platform for short read mapping problem using distributed memory interface with 3D-stacked architecture., , und . ISSoC, Seite 1-8. IEEE, (2014)A scalable custom simulation machine for the Bayesian Confidence Propagation Neural Network model of the brain., , , , und . ASP-DAC, Seite 578-585. IEEE, (2014)Spiking brain models: Computation, memory and communication constraints for custom hardware implementation., , und . ASP-DAC, Seite 556-562. IEEE, (2014)Modeling Cycle-to-Cycle Variation in Memristors for In-Situ Unsupervised Trace-STDP Learning., , , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (2): 627-631 (Februar 2024)Refresh Triggered Computation: Improving the Energy Efficiency of Convolutional Neural Network Accelerators., , , und . ACM Trans. Archit. Code Optim., 18 (1): 2:1-2:29 (2021)eBrainII: a 3 kW Realtime Custom 3D DRAM Integrated ASIC Implementation of a Biologically Plausible Model of a Human Scale Cortex., , , , , , , und . J. Signal Process. Syst., 92 (11): 1323-1343 (2020)