( en | de | ru )

 

Disambiguierung von "Palaskas, Yorgos"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
13.6 A 2.4GHz WLAN digital polar transmitter with synthesized digital-to-time converter in 14nm trigate/FinFET technology for IoT and wearable applications.

, , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 226-227. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yorgos Rosopulos

 

Weitere Publikationen von Autoren mit dem selben Namen

A 28.6dBm 65nm Class-E PA with Envelope Restoration by Pulse-Width and Pulse-Position Modulation., , , , , , und . ISSCC, Seite 566-567. IEEE, (2008)A 4-GS/s 4-bit Flash ADC in 0.18-µm CMOS., , und . IEEE J. Solid State Circuits, 42 (9): 1865-1872 (2007)A 64 GHz LNA With 15.5 dB Gain and 6.5 dB NF in 90 nm CMOS., , und . IEEE J. Solid State Circuits, 43 (7): 1542-1552 (2008)Session 15 overview: Mm-Wave and THz techniques: RF subcommittee., und . ISSCC, Seite 250-251. IEEE, (2012)A Flip-Chip-Packaged 25.3 dBm Class-D Outphasing Power Amplifier in 32 nm CMOS for WLAN Application., , , , , und . IEEE J. Solid State Circuits, 46 (7): 1596-1605 (2011)A 5-GHz 20-dBm Power Amplifier With Digitally Assisted AM-PM Correction in a 90-nm CMOS Process., , , , , , , und . IEEE J. Solid State Circuits, 41 (8): 1757-1763 (2006)Transformer-Combining Digital PA with Efficiency Peaking at 0, -6, and -12 dB Backoff in 32nm CMOS., , , , , und . ISCAS, Seite 1-4. IEEE, (2020)A 5GHz 108Mb/s 2x2 MIMO Transceiver with Fully Integrated +16dBm PAs in 90nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 1420-1429. IEEE, (2006)A Cellular Multiband DTC-Based Digital Polar Transmitter With -153-dBc/Hz Noise in 14-nm FinFET., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 55 (7): 1830-1841 (2020)Dynamic range optimization of weakly nonlinear, fully balanced, Gm-C filters with power dissipation constraints., und . IEEE Trans. Circuits Syst. II Express Briefs, 50 (10): 714-727 (2003)