( en | de | ru )

 

Disambiguierung von "Dinc, Hüseyin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 14-bit 2.5GS/s and 5GS/s RF sampling ADC with background calibration and dither.

, , , , , , , , , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hüseyin Diril

Hüseyin Okur

Hüseyin Oguz

Hüseyin Kurt

Hüseyin Besir

 

Weitere Publikationen von Autoren mit dem selben Namen

A 14-bit 2.5GS/s and 5GS/s RF sampling ADC with background calibration and dither., , , , , , , , , und 7 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)A 3.3-V CMOS adaptive analog video line driver with low distortion performance., , und . IEEE J. Solid State Circuits, 38 (6): 1051-1058 (2003)A low distortion, current feedback, programmable gain amplifier., , und . ISCAS (5), Seite 4819-4822. IEEE, (2005)A 12-b 18-GS/s RF Sampling ADC With an Integrated Wideband Track-and-Hold Amplifier and Background Calibration., , , , , , , und . IEEE J. Solid State Circuits, 55 (12): 3210-3224 (2020)A high-speed wide-range low-distortion constant-gm cell design for GHz applications., , , und . ISCAS (5), Seite 4823-4826. IEEE, (2005)A 16-bit 250-MS/s IF Sampling Pipelined ADC With Background Calibration., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 45 (12): 2602-2612 (2010)A 1.2 GSample/s Double-Switching CMOS THA With -62 dB THD., und . IEEE J. Solid State Circuits, 44 (3): 848-861 (2009)16.1 A 12b 18GS/s RF Sampling ADC with an Integrated Wideband Track-and-Hold Amplifier and Background Calibration., , , , , , , , , und . ISSCC, Seite 250-252. IEEE, (2020)A 14 Bit 1 GS/s RF Sampling Pipelined ADC With Background Calibration., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 49 (12): 2857-2867 (2014)Design of a binary-weighted resistor DAC using tunable linearized floating-gate CMOS resistors., , , und . CICC, Seite 149-152. IEEE, (2006)