Autor der Publikation

Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems.

, , , , und . ITC, Seite 8. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Panel: Reliability of data centers: Hardware vs. software., , , , , und . DATE, Seite 1620. IEEE Computer Society, (2010)A Scalable, Low Cost Design-for-Test Architecture for UltraSPARCTM Chip Multi-Processors., , , , und . ITC, Seite 726-735. IEEE Computer Society, (2002)Testing throughput computing interconnect topologies with Tbits/sec bandwidth in manufacturing and in field., , , und . ITC, Seite 9. IEEE Computer Society, (2005)Lower Bounds on Test Resources for Scheduled Data Flow Graphs., , und . DAC, Seite 143-148. ACM Press, (1996)Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems., , , , und . ITC, Seite 8. IEEE Computer Society, (2005)Data Path Allocation for Synthesizing RTL Designs with Low BIST Area Overhead., , und . DAC, Seite 395-401. ACM Press, (1995)Exploiting Thread-Level Parallelism in Functional Self-Testing of CMT Processors., , , , und . ETS, Seite 33-38. IEEE Computer Society, (2009)Extraction of a High-level structural Representation from Circuit Descriptions with Applications to DFT/BIST., , und . DAC, Seite 345-356. ACM Press, (1994)Silent Data Corruption - Myth or reality?, , , und . DSN, Seite 108-109. IEEE Computer Society, (2008)Introducing Redundant Computations in a Behavior for Reducing BIST Resources., , und . DAC, Seite 548-553. ACM Press, (1998)