Autor der Publikation

Joint logic restructuring and pin reordering against NBTI-induced performance degradation.

, und . DATE, Seite 75-80. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Machine Learning and Manycore Systems Design: A Serendipitous Symbiosis., , , , und . CoRR, (2017)Tractable Learning and Inference for Large-Scale Probabilistic Boolean Networks., und . CoRR, (2018)Application adaptive energy efficient clustered architectures.. ISLPED, Seite 344-349. ACM, (2004)Impact of technology scaling on energy aware execution cache-based microarchitectures., und . ISLPED, Seite 50-53. ACM, (2004)A mixed-clock issue queue design for globally asynchronous, locally synchronous processor cores., und . ISLPED, Seite 372-377. ACM, (2003)System-level throughput analysis for process variation aware multiple voltage-frequency island designs., und . ACM Trans. Design Autom. Electr. Syst., 13 (4): 59:1-59:25 (2008)Post-floorplanning power/ground ring synthesis for multiple-supply-voltage designs., , und . ISPD, Seite 5-12. ACM, (2009)Variation-adaptive feedback control for networks-on-chip with multiple clock domains., , und . DAC, Seite 614-619. ACM, (2008)Non-stationary effects in trace-driven power analysis., , und . ISLPED, Seite 133-138. ACM, (1999)Sunflower : Full-System, Embedded Microarchitecture Evaluation., und . HiPEAC, Volume 4367 von Lecture Notes in Computer Science, Seite 168-182. Springer, (2007)