( en | de | ru )

 

Disambiguierung von "van Santen, Victor M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reliability-Driven Voltage Optimization for NCFET-based SRAM Memory Banks.

, , , , und . VTS, Seite 1-7. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Leo van Santen

Eric Santen

Ludger Santen

Heike Santen

Reinhard Santen

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling the Interdependences Between Voltage Fluctuation and BTI Aging., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (7): 1652-1665 (2019)Massively Parallel Circuit Setup in GPU-SPICE., , , und . IEEE Trans. Computers, 72 (8): 2127-2138 (August 2023)On the Workload Dependence of Self-Heating in FinFET Circuits., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 67-II (10): 1949-1953 (2020)Reliability Challenges with Self-Heating and Aging in FinFET Technology., , , , , , und . IOLTS, Seite 68-71. IEEE, (2019)Special Session: Machine Learning for Semiconductor Test and Reliability., , , , , , , , , und . VTS, Seite 1-11. IEEE, (2021)Performance and Energy Studies on NC-FinFET Cache-Based Systems With FN-McPAT., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (9): 1280-1293 (September 2023)NCFET to Rescue Technology Scaling: Opportunities and Challenges., , , , und . ASP-DAC, Seite 637-644. IEEE, (2020)FN-CACTI: Advanced CACTI for FinFET and NC-FinFET Technologies., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 30 (3): 339-352 (2022)Minimizing Excess Timing Guard Banding Under Transistor Self-Heating Through Biasing at Zero-Temperature Coefficient., , , , und . IEEE Access, (2021)Characterizing BTI and HCD in 1.2V 65nm CMOS Oscillators made from Combinational Standard Cells and Processor Logic Paths., , , , , und . IRPS, Seite 1-6. IEEE, (2023)