( en | de | ru )

 

Disambiguierung von "Huang, Hsiang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An intelligent brake-by-wire system design and analysis in accordance with ISO-26262 functional safety standard.

, , , , und . ICCVE, Seite 150-156. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hsiang-Huang Wu

Chu-Hsiang Huang

Hsiang Kuang

Hsiang-Shang Ko

Hsiang-Hsu Wang

 

Weitere Publikationen von Autoren mit dem selben Namen

Time matrix controller design of flexible manufacturing systems., , , und . Comput. Ind. Eng., 65 (1): 28-38 (2013)Multiple-floor facilities layout design., , , und . SOLI, Seite 165-170. IEEE, (2010)Warping-Based Novel View Synthesis from a Binocular Image for Autostereoscopic Displays., , , , und . ICME, Seite 302-307. IEEE Computer Society, (2012)A novel algorithm applied to filter spam e-mails for iPhone., , und . Vietnam. J. Comput. Sci., 2 (3): 143-148 (2015)An Intelligent Algorithm Based on Bacteria Foraging Optimization and Robust Fuzzy Algorithm to Analyze Asthma Data., , , , und . Int. J. Fuzzy Syst., 19 (4): 1181-1189 (2017)An intelligent brake-by-wire system design and analysis in accordance with ISO-26262 functional safety standard., , , , und . ICCVE, Seite 150-156. IEEE, (2015)Analysis of the Effect of Automotive Ethernet Camera Image Quality on Object Detection Models., , , und . ICAIIC, Seite 21-26. IEEE, (2020)An effective multiple-level fault-tolerant framework for FlexRay network systems., , und . ICCVE, Seite 54-55. IEEE, (2015)Development of an Effective Corruption-Related Scenario-Based Testing Approach for Robustness Verification and Enhancement of Perception Systems in Autonomous Driving., und . Sensors, 24 (1): 301 (2024)A 0.24 to 2.4 GHz phase-locked loop with low supply sensitivity in 0.18-µm CMOS., , , , und . ISCAS, Seite 981-984. IEEE, (2011)