( en | de | ru )

 

Disambiguierung von "Agarwal, Amit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Designing energy efficient and hysteresis free negative capacitance FinFET with negative DIBL and 3.5X ION using compact modeling approach.

, , , und . ESSCIRC, Seite 49-54. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Amit Agarwal

Regina Amith-Borchart

Menachem Amitai

Samuel Amiteye

Menachem Amitai

 

Weitere Publikationen von Autoren mit dem selben Namen

Co- Location Resistant Virtual Machine Placement in Cloud Data Centers., und . ICPADS, Seite 61-68. IEEE, (2018)Rectilinear workspace partitioning for parallel coverage using multiple unmanned aerial vehicles., , , und . Adv. Robotics, 21 (1): 105-120 (2007)Layer Hall effect in a 2D topological axion antiferromagnet, , , , , , , , , und 26 andere Autor(en). Nature, 595 (7868): 521--525 (21.07.2021)A 320 mV 56 μW 411 GOPS/Watt Ultra-Low Voltage Motion Estimation Accelerator in 65 nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 44 (1): 107-114 (2009)A 617-TOPS/W All-Digital Binary Neural Network Accelerator in 10-nm FinFET CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 56 (4): 1082-1092 (2021)Process variation in embedded memories: failure analysis and variation aware architecture., , , und . IEEE J. Solid State Circuits, 40 (9): 1804-1814 (2005)A 2.05 GVertices/s 151 mW Lighting Accelerator for 3D Graphics Vertex and Pixel Shading in 32 nm CMOS., , , , , , , und . IEEE J. Solid State Circuits, 48 (1): 128-139 (2013)An All-Digital Unified Physically Unclonable Function and True Random Number Generator Featuring Self-Calibrating Hierarchical Von Neumann Extraction in 14-nm Tri-gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1074-1085 (2019)53 Gbps Native GF(2 4) 2 Composite-Field AES-Encrypt/Decrypt Accelerator for Content-Protection in 45 nm High-Performance Microprocessors., , , , , , , , und . IEEE J. Solid State Circuits, 46 (4): 767-776 (2011)2.4 Gbps, 7 mW All-Digital PVT-Variation Tolerant True Random Number Generator for 45 nm CMOS High-Performance Microprocessors., , , , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2807-2821 (2012)