Autor der Publikation

Morphological learning in multicompartment neuron model with binary synapses.

, und . ISCAS, Seite 2527-2530. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

RASP 2.8: A new generation of floating-gate based field programmable analog array., , , , , , , und . CICC, Seite 213-216. IEEE, (2008)A Fully Integrated Architecture for Fast and Accurate Programming of Floating Gates Over Six Decades of Current., und . IEEE Trans. Very Large Scale Integr. Syst., 19 (6): 953-962 (2011)Hardware and software infrastructure for a family of floating-gate based FPAAs., , , , , , , , und . ISCAS, Seite 2794-2797. IEEE, (2010)Robust doublet STDP in a floating-gate synapse., und . IJCNN, Seite 4296-4301. IEEE, (2014)Domain Wall Motion-Based Dual-Threshold Activation Unit for Low-Power Classification of Non-Linearly Separable Functions., , , , und . IEEE Trans. Biomed. Circuits Syst., 12 (6): 1410-1421 (2018)Dynamics and Bifurcations in a Silicon Neuron., , und . IEEE Trans. Biomed. Circuits Syst., 4 (5): 320-328 (2010)A 0.11-0.38 pJ/cycle Differential Ring Oscillator in 65 nm CMOS for Robust Neurocomputing., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (2): 617-630 (2021)Hardware-Amenable Structural Learning for Spike-Based Pattern Classification Using a Simple Model of Active Dendrites., , und . Neural Comput., 27 (4): 845-897 (2015)Hardware architecture for large parallel array of Random Feature Extractors applied to image recognition., , , und . Neurocomputing, (2017)A 128-Channel Extreme Learning Machine-Based Neural Decoder for Brain Machine Interfaces., , und . IEEE Trans. Biomed. Circuits Syst., 10 (3): 679-692 (2016)