( en | de | ru )

 

Disambiguierung von "Pravossoudovitch, Serge"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Effectiveness of a Variable Sampling Time Strategy for Delay Fault Diagnosis.

, , , und . EDAC-ETC-EUROASIC, Seite 518-523. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Elena Sergeyev

Nikolai Sergeev

Tatiana Sergey

Dieter Sergel

Jean-Frédéric Sergejew

 

Weitere Publikationen von Autoren mit dem selben Namen

A two-layer SPICE model of the ATMEL TSTACTM eFlash memory technology for defect injection and faulty behavior prediction., , , , , , , , und . European Test Symposium, Seite 81-86. IEEE Computer Society, (2010)Analysis of resistive-bridging defects in SRAM core-cells: A comparative study from 90nm down to 40nm technology nodes., , , , , , und . European Test Symposium, Seite 132-137. IEEE Computer Society, (2010)A Selective Scan Slice Encoding Technique for Test Data Volume and Test Power Reduction., , , , , , und . J. Electron. Test., 24 (4): 353-364 (2008)Intra-Cell Defects Diagnosis., , , , , , und . J. Electron. Test., 30 (5): 541-555 (2014)On hardware generation of random single input change test sequences., , , , und . ETW, Seite 117-123. IEEE Computer Society, (2001)Random Adjacent Sequences: An Efficient Solution for Logic BIST., , , , und . VLSI-SOC, Volume 218 von IFIP Conference Proceedings, Seite 413-424. Kluwer, (2001)Scan Cell Reordering for Peak Power Reduction during Scan Test Cycles., , , , und . VLSI-SoC, Volume 240 von IFIP, Seite 267-281. Springer, (2005)Resistive-open defect influence in SRAM pre-charge circuits: analysis and characterization., , , , und . ETS, Seite 116-121. IEEE Computer Society, (2005)Un-Restored Destructive Write Faults Due to Resistive-Open Defects in the Write Driver of SRAMs., , , , , und . VTS, Seite 361-368. IEEE Computer Society, (2007)On Using Efficient Test Sequences for BIST., , , , und . VTS, Seite 145-152. IEEE Computer Society, (2002)