( en | de | ru )

 

Disambiguierung von "Yu, Zhiyi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modified Minimal-Connected-Component fault block model to deal with defective links and nodes for 2D-mesh NoCs.

, , , , und . ASICON, Seite 267-270. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhiyi Ding

Zhiyi Lv

Yu-Ting Yu

Yu-Yu Su

Sze-Man Yu

Metal complexes with enolatoimine ligands for controlled olefin polymerizations. Uni Konstanz, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

A fast and energy efficient FPGA-based system for real-time object tracking., , und . APSIPA, Seite 965-968. IEEE, (2017)Balancing the Cost and Performance Trade-Offs in SNN Processors., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (9): 3172-3176 (2021)An Asynchronous Bundled-Data Template With Current Sensing Completion Detection Technique., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (9): 3904-3908 (2022)SparseSpikformer: A Co-Design Framework for Token and Weight Pruning in Spiking Transformer., , , und . CoRR, (2023)A Digital SRAM Computing-in-Memory Design Utilizing Activation Unstructured Sparsity for High-Efficient DNN Inference., , , , , und . ISVLSI, Seite 1-6. IEEE, (2023)A Scalable Dual-Clock FIFO for Data Transfers Between Arbitrary and Haltable Clock Domains., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (10): 1125-1134 (2007)Parallelization of Radix-2 Montgomery Multiplication on Multicore Platform., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (12): 2325-2330 (2013)A Heterogeneous Multicore Crypto-Processor With Flexible Long-Word-Length Computation., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (5): 1372-1381 (2015)AsAP: A Fine-Grained Many-Core Platform for DSP Applications., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 27 (2): 34-45 (2007)A hybrid router combining circuit switching and packet switching with virtual channels for on-chip networks., , , und . ASICON, Seite 1-4. IEEE, (2013)