( en | de | ru )

 

Disambiguierung von "Naffziger, Samuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Unified Power Frequency Model Framework.

, , , , , und . ISLPED, Seite 174-179. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Samuel Adler

Samuel Leipuner

Samuel Goldberg

Samuel Navon

Samuel Salomon

 

Weitere Publikationen von Autoren mit dem selben Namen

Welcome program chairs., und . Hot Chips Symposium, Seite 1-2. IEEE, (2014)5.6 Adaptive clocking system for improved power efficiency in a 28nm x86-64 microprocessor., , , und . ISSCC, Seite 106-107. IEEE, (2014)A New Era of Tailored Computing., , , und . VLSI Circuits, Seite 1-2. IEEE, (2021)8.4 Radeon RX 5700 Series: The AMD 7nm Energy-Efficient High-Performance GPUs., , , , , , und . ISSCC, Seite 150-152. IEEE, (2020)Design of the Two-Core x86-64 AMD "Bulldozer" Module in 32 nm SOI CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 47 (1): 164-176 (2012)A 90-nm variable frequency clock system for a power-managed itanium architecture processor., , , , und . IEEE J. Solid State Circuits, 41 (1): 218-228 (2006)Unified Power Frequency Model Framework., , , , , und . ISLPED, Seite 174-179. ACM, (2016)Understanding Chiplets Today to Anticipate Future Integration Opportunities and Limits., , und . DATE, Seite 142-145. IEEE, (2021)'Zeppelin': An SoC for multichip architectures., , , und . ISSCC, Seite 40-42. IEEE, (2018)3D V-Cache: the Implementation of a Hybrid-Bonded 64MB Stacked Cache for a 7nm x86-64 CPU., , , , , , , , , und . ISSCC, Seite 428-429. IEEE, (2022)