Autor der Publikation

A Formal Framework for Modeling and Analysis of System-Level Dynamic Power Management.

, , , , und . ICCD, Seite 119-126. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

RTL functional test generation using factored concolic execution., und . ITC, Seite 1-10. IEEE, (2017)Set-cover-based critical implications selection to improvesat-based bounded model checking: extended abstract., , und . ACM Great Lakes Symposium on VLSI, Seite 331-332. ACM, (2013)Efficient Transition Fault ATPG Algorithms Based on Stuck-At Test Vectors., , , und . J. Electron. Test., 19 (4): 437-445 (2003)Error Diagnosis of Sequential Circuits Using Region-Based Model., und . J. Electron. Test., 21 (2): 115-126 (2005)On Non-Statistical Techniques for Fast Fault Coverage Estimation.. J. Electron. Test., 15 (3): 239-254 (1999)A SMT-based diagnostic test generation method for combinational circuits., , , und . VTS, Seite 215-220. IEEE Computer Society, (2012)A new hybrid solution to boost SAT solver performance., und . DATE, Seite 1307-1313. EDA Consortium, San Jose, CA, USA, (2007)A novel concurrent cache-friendly binary decision diagram construction for multi-core platforms., , und . DATE, Seite 1427-1430. EDA Consortium San Jose, CA, USA / ACM DL, (2013)GPU-based timing-aware test generation for small delay defects., , , , , und . ETS, Seite 1-2. IEEE, (2014)Peak power estimation of VLSI circuits: new peak power measures., , und . IEEE Trans. Very Large Scale Integr. Syst., 8 (4): 435-439 (2000)