Autor der Publikation

A 80-400 MHz 74 dB-DR Gm-C low-pass filter with a unique auto-tuning system.

, , , und . ASP-DAC, Seite 115-116. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Two-Way Current-Combining W-band Power Amplifier Achieving 17.4-dBm Output Power with 19.4% PAE in 65-nm Bulk CMOS., , , und . ISCAS, Seite 2215-2219. IEEE, (2022)An 11-Bit 500 MS/s Two-Step SAR ADC with Non-Attenuated Passive Residue Transfer., , und . ISCAS, Seite 1-4. IEEE, (2021)A 13 Bit 100 MS/s SAR ADC with 74.57 dB SNDR in 14-nm CMOS FinFET., , und . ISCAS, Seite 1-4. IEEE, (2020)A 300MS/s 57.6dB SNDR Single-Channel SAR ADC with Accelerated SAR Logic., , , , und . ASICON, Seite 1-4. IEEE, (2023)A Three-stage Analog Low-Frequency Drift Calibration and DC Offset Correction Circuit for Ultrasonic AFE., , , , und . ASICON, Seite 1-4. IEEE, (2023)A Three-Stage Comparator with High Speed and Low Power., , und . ASICON, Seite 1-4. IEEE, (2021)A 22-40.5 GHz UWB LNA Design in 0.15um GaAs., , , , und . ASICON, Seite 1-4. IEEE, (2019)A 4.5-W, 18.5-24.5-GHz GaN Power Amplifier Employing Chebyshev Matching Technique., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (2): 233-242 (Februar 2023)A background time-skew calibration technique in flash-assisted time-interleaved SAR ADCs., , , , und . ASICON, Seite 295-298. IEEE, (2017)A 13-bit non-binary weighted SAR ADC with bridge structure using digital calibration for capacitor weight error., , und . ASICON, Seite 32-35. IEEE, (2017)