Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Programmable extended SEC-DED codes for memory errors., , , und . VTS, Seite 140-145. IEEE Computer Society, (2011)Memory reliability improvements based on maximized error-correcting codes., , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Scan design with shadow flip-flops for low performance overhead and concurrent delay fault detection., , , , und . DATE, Seite 1077-1082. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Programmable restricted SEC codes to mask permanent faults in semiconductor memories., , und . IOLTS, Seite 147-153. IEEE Computer Society, (2010)An efficient scan tree design for test time reduction., , , und . ETS, Seite 174-179. IEEE Computer Society, (2004)Power-On Controller for high lifetime wireless sensor nodes., , und . WSAN, Volume 264 von IFIP, Seite 49-61. Springer, (2008)System-level hardware-based protection of memories against soft-errors., , , , und . DATE, Seite 1222-1225. IEEE, (2009)Test Power: a Big Issue in Large SOC Designs., , , und . DELTA, Seite 447-449. IEEE Computer Society, (2002)A Gated Clock Scheme for Low Power Scan Testing of Logic ICs or Embedded Cores., , , , und . Asian Test Symposium, Seite 253-258. IEEE Computer Society, (2001)Error prediction based on concurrent self-test and reduced slack time., , , , und . DATE, Seite 1626-1631. IEEE, (2011)