( en | de | ru )

 

Disambiguierung von "Kim, Chong-Sang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Worst Case Timing Analysis of RISC Processors: R3000/R3010 Case Study.

, , , , , , , , und . RTSS, Seite 308-319. IEEE Computer Society, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chong Young Kim

Chong-Hyon Kim

Chong-dae Kim

Chong-Chol Kim

Chong-In Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

An accurate and practical buffer allocation model for the buffer cache based on marginal gains., , , , , und . Inf. Process. Lett., 85 (2): 93-97 (2003)Bounding Cache-Related Preemption Delay for Real-Time Systems., , , , , , , , , und . IEEE Trans. Software Eng., 27 (9): 805-826 (2001)Caller ID System in the Internet Environment., , , , , , und . USENIX Security Symposium, USENIX Association, (1993)V-P cache: a storage efficient virtual cache organization., , , , und . Microprocess. Microsystems, 17 (9): 537-546 (1993)Limited Preemptible Scheduling to Embrace Cache Memory in Real-Time Systems., , , , und . LCTES, Volume 1474 von Lecture Notes in Computer Science, Seite 51-64. Springer, (1998)On the Existence of a Spectrum of Policies that Subsumes the Least Recently Used (LRU) and Least Frequently Used (LFU) Policies., , , , , , und . SIGMETRICS, Seite 134-143. ACM, (1999)Multiple neural networks using the reduced input dimension., , , , und . ICASSP (2), Seite 601-604. IEEE Computer Society, (1994)Competitive learning neural network with dynamic output neuron generation., , , , und . Neural Parallel & Scientific Comp., 2 (4): 431-450 (1994)Enhanced analysis of cache-related preemption delay in fixed-priority preemptive scheduling., , , , , , , , und . RTSS, Seite 187-198. IEEE Computer Society, (1997)An Accurate Worst Case Timing Analysis Technique for RISC Processors., , , , , , , , und . RTSS, Seite 97-108. IEEE Computer Society, (1994)