Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluation of alignment accuracy on chip-to-wafer self-assembly and mechanism on the direct chip bonding at room temperature., , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)High reliable and fine size of 5-μm diameter backside Cu through-silicon Via(TSV) for high reliability and high-end 3-D LSIs., , , , , und . 3DIC, Seite 1-4. IEEE, (2011)3D memory chip stacking by multi-layer self-assembly technology., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2013)Effect of CVD Mn oxide layer as Cu diffusion barrier for TSV., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2013)Impact of 3-D integration process on memory retention characteristics in thinned DRAM chip for 3-D memory., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2013)Temporary bonding strength control for self-assembly-based 3D integration., , , , , , und . 3DIC, Seite 1-4. IEEE, (2011)Impact of microbump induced stress in thinned 3D-LSIs after wafer bonding., , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)Fabrication tolerance evaluation of high efficient unidirectional optical coupler for though silicon photonic via in optoelectronic 3D-LSI., , , , , und . 3DIC, Seite 1-4. IEEE, (2011)10 µm fine pitch Cu/Sn micro-bumps for 3-D super-chip stack., , , , , , , , , und . 3DIC, Seite 1-6. IEEE, (2009)Development of via-last 3D integration technologies using a new temporary adhesive system., , , , und . 3DIC, Seite 1-4. IEEE, (2013)