( en | de | ru )

 

Disambiguierung von "Gopalakrishnan, Kailash"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient AI System Design With Cross-Layer Approximate Computing.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . Proc. IEEE, 108 (12): 2232-2250 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Saiprasath Gopalakrishnan

Selvi Gopalakrishnan

Gopalakrishnan Venkiteswaran

Vijay Gopalakrishnan

Kailash Mogare

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7-nm Four-Core Mixed-Precision AI Chip With 26.2-TFLOPS Hybrid-FP8 Training, 104.9-TOPS INT4 Inference, and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). IEEE J. Solid State Circuits, 57 (1): 182-197 (2022)DeepTools: Compiler and Execution Runtime Extensions for RaPiD AI Accelerator., , , , , , , , , und 3 andere Autor(en). IEEE Micro, 39 (5): 102-111 (2019)Efficient Management of Scratch-Pad Memories in Deep Learning Accelerators., , , und . ISPASS, Seite 240-242. IEEE, (2021)4-Bit Quantization of LSTM-Based Speech Recognition Models., , , , , , , , , und 2 andere Autor(en). Interspeech, Seite 2586-2590. ISCA, (2021)ScaleCom: Scalable Sparsified Gradient Compression for Communication-Efficient Distributed Training., , , , , , , , , und 1 andere Autor(en). NeurIPS, (2020)RaPiD: AI Accelerator for Ultra-low Precision Training and Inference., , , , , , , , , und 44 andere Autor(en). ISCA, Seite 153-166. IEEE, (2021)A Compiler for Deep Neural Network Accelerators to Generate Optimized Code for a Wide Range of Data Parameters from a Hand-crafted Computation Kernel., , , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)A 3.0 TFLOPS 0.62V Scalable Processor Core for High Compute Utilization AI Training and Inference., , , , , , , , , und 33 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)A Switched-Capacitor Integer Compute Unit with Decoupled Storage and Arithmetic for Cloud AI Inference in 5nm CMOS., , , , , , , , , und 6 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Exploiting approximate computing for deep learning acceleration., , , , und . DATE, Seite 821-826. IEEE, (2018)