( en | de | ru )

 

Disambiguierung von "Hayes, John P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Synthesis of reversible logic circuits.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (6): 710-722 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matthew John Hayes

John P Burrows

John P Brown

John P Broussard

John P Dickson

 

Weitere Publikationen von Autoren mit dem selben Namen

Edge fault tolerance in graphs., und . Networks, 23 (2): 135-142 (1993)General Modeling and Technology-Mapping Technique for LUT-Based FPGAs., und . FPGA, Seite 43-49. ACM, (1997)On the Functions Realized by Stochastic Computing Circuits., und . ACM Great Lakes Symposium on VLSI, Seite 331-336. ACM, (2015)Framework for quantifying and managing accuracy in stochastic circuit design., , und . DATE, Seite 1-6. IEEE, (2017)A 3.6mW 2.4-GHz multi-channel super-regenerative receiver in 130nm CMOS., , und . CICC, Seite 361-364. IEEE, (2005)Scalable Test Generators for High-Speed Datapath Circuits., , und . J. Electron. Test., 12 (1-2): 111-125 (1998)A Fully Integrated Auto-Calibrated Super-Regenerative Receiver in 0.13-µm CMOS., , und . IEEE J. Solid State Circuits, 42 (9): 1976-1985 (2007)Realization-independent ATPG for designs with unimplemented blocks., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (2): 290-306 (2001)The Promise and Challenge of Stochastic Computing., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (8): 1515-1531 (2018)Designing for high-level test generation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 9 (7): 752-766 (1990)