( en | de | ru )

 

Disambiguierung von "Bhatia, Dinesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tabu Search: Ultra-Fast Placement for FPGAs.

, und . FPL, Volume 1673 von Lecture Notes in Computer Science, Seite 81-90. Springer, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dinesh Lathia

Dinesh Adhikary

Dinesh Thilakarathna

Aman Bhatia

Sanil Bhatia

 

Weitere Publikationen von Autoren mit dem selben Namen

Improved Algorithms for Routing on Two-Dimensional Grids., , , und . WG, Volume 657 von Lecture Notes in Computer Science, Seite 114-122. Springer, (1992)fGREP - Fast Generic Routing Demand Estimation for Placed FPGA Circuits., , und . FPL, Volume 2147 von Lecture Notes in Computer Science, Seite 37-47. Springer, (2001)A smart door access system using finger print biometric system., und . IJMEI, 6 (3): 274-280 (2014)Generalized segmented channel routing., und . Great Lakes Symposium on VLSI, Seite 64-69. IEEE, (1994)Resource requirements and layouts for field programmable interconnection chips., und . IEEE Trans. Very Large Scale Integr. Syst., 8 (3): 346-355 (2000)A priori wirelength and interconnect estimation based on circuit characteristic., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (7): 1054-1065 (2005)Machine learning based fast and accurate High Level Synthesis design space exploration: From graph to synthesis., , und . Integr., (2023)Rapid and Reliable Routability Estimation for FPGAs., , und . FPL, Volume 2438 von Lecture Notes in Computer Science, Seite 242-252. Springer, (2002)PPA Based CNN Architecture Explorer., und . LASCAS, Seite 1-4. IEEE, (2022)MLSBench: A Benchmark Set for Machine Learning based FPGA HLS Design Flows., , und . LASCAS, Seite 1-4. IEEE, (2022)