( en | de | ru )

 

Disambiguierung von "Luo, Shien-Chun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Separate Clock Network Voltage for Correcting Random Errors in ULV Clocked Storage Cells.

, , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (12): 947-951 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shimeles Damene Shiene

Xiaoguang Luo

Jia Luo

Yongxiang Luo

Junfeng Luo

 

Weitere Publikationen von Autoren mit dem selben Namen

A Wide-Range Level Shifter Using a Modified Wilson Current Mirror Hybrid Buffer., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (6): 1656-1665 (2014)Minimum convertible voltage analysis for ratioless and robust subthreshold level conversion., , und . ISCAS, Seite 2553-2556. IEEE, (2012)An ultra-low-power adaptive-body-bias control for subthreshold circuits., , und . VLSI-DAT, Seite 1-4. IEEE, (2014)An ultra-low voltage hearing aid chip using variable-latency design technique., , , , , und . ISCAS, Seite 2543-2546. IEEE, (2014)MORAS: An energy-scalable system using adaptive voltage scaling., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)An Adaptive Pulse-Triggered Flip-Flop for a High-Speed and Voltage-Scalable Standard Cell Library., , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (10): 677-681 (2013)Separate Clock Network Voltage for Correcting Random Errors in ULV Clocked Storage Cells., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (12): 947-951 (2014)An Energy-Efficient Dual-Edge Triggered Level-Converting Flip-Flop., und . ISCAS, Seite 1157-1160. IEEE, (2007)Energy-Efficient Dual-Edge-Triggered Level Converting Flip Flops With Symmetry in Setup Times and Insensitivity to Output Parasitics., und . IEEE Trans. Very Large Scale Integr. Syst., 17 (11): 1659-1663 (2009)A Sub-200-mV Voltage-Scalable SRAM With Tolerance of Access Failure by Self-Activated Bitline Sensing., und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (6): 440-445 (2010)