( en | de | ru )

 

Disambiguierung von "Choi, Young-Jung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 2.5Gb/s/pin 256Mb GDDR3 SDRAM with Series Pipelined CAS Latency Control and Dual-Loop Digital DLL.

, , , , , , , , , , , , und . ISSCC, Seite 547-556. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Young Jung

Se-Young Choi

Young-Soon Choi

Jin-Young Choi

Won-Young Choi

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7.7mW/1.0ns/1.35V delay locked loop with racing mode and OA-DCC for DRAM interface., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 3861-3864. IEEE, (2010)A 2.5Gb/s/pin 256Mb GDDR3 SDRAM with Series Pipelined CAS Latency Control and Dual-Loop Digital DLL., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 547-556. IEEE, (2006)An adaptive-bandwidth PLL for avoiding noise interference and DFE-less fast precharge sampling for over 10Gb/s/pin graphics DRAM interface., , , , , , , und . ISSCC, Seite 312-313. IEEE, (2013)A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS., , , , , , , , , und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)A Fast-lock Synchronous Multi-phase Clock Generator based on a Time-to-digital Converter., , , , und . ISCAS, Seite 1-4. IEEE, (2009)A 283.2μW 800Mb/s/pin DLL-based data self-aligner for Through-Silicon Via (TSV) interface., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 48-50. IEEE, (2012)A 1.5-V 3.2 Gb/s/pin Graphic DDR4 SDRAM With Dual-Clock System, Four-Phase Input Strobing, and Low-Jitter Fully Analog DLL., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 42 (11): 2369-2377 (2007)SDTV Quality Assessment Using Energy Distribution of DCT Coefficients., , , , und . ICESS, Seite 118-125. IEEE Computer Society, (2008)A 1.6 V 1.4 Gbp/s/pin Consumer DRAM With Self-Dynamic Voltage Scaling Technique in 44 nm CMOS Technology., , , , , , , , und . IEEE J. Solid State Circuits, 47 (1): 131-140 (2012)Frequency-independent fast-lock register-controlled DLL with wide-range duty cycle adjuster., , , und . SoCC, Seite 79-82. IEEE, (2010)