Autor der Publikation

A new family of semidynamic and dynamic flip-flops with embedded logic for high-performance processors.

, , , , , , , , und . IEEE J. Solid State Circuits, 34 (5): 712-716 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Clock-Delayed Domino for Adder and Combinational Logic Desig., und . ICCD, Seite 332-337. IEEE Computer Society, (1996)Clock-delayed domino for dynamic circuit design., und . IEEE Trans. Very Large Scale Integr. Syst., 8 (4): 425-430 (2000)Domino logic synthesis using complex static gates., , und . ICCAD, Seite 242-247. ACM / IEEE Computer Society, (1998)A third-generation SPARC V9 64-b microprocessor., , , , , , , , , und 21 andere Autor(en). IEEE J. Solid State Circuits, 35 (11): 1526-1538 (2000)An Automated Shielding Algorithm and Tool For Dynamic Circuits., , , , und . ISQED, Seite 369-374. IEEE Computer Society, (2000)Output Prediction Logic: A High-Performance CMOS Design Technique., , , , und . ICCD, Seite 247-254. IEEE Computer Society, (2000)Design and Synthesis of Monotonic Circuits., , und . ICCD, Seite 569-572. IEEE Computer Society, (1999)A new family of semidynamic and dynamic flip-flops with embedded logic for high-performance processors., , , , , , , , und . IEEE J. Solid State Circuits, 34 (5): 712-716 (1999)Locally clocked pipelines and dynamic logic., , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (1): 58-62 (2002)Delay Minimization and Technology Mapping of Two-Level Structures and Implementation Using Clock-Delayed Domino Logic., , und . DATE, Seite 277-282. IEEE Computer Society / ACM, (2000)