( en | de | ru )

 

Disambiguierung von "Matsukawa, Kazuo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 10 MHz BW 50 fJ/conv. continuous time ΔΣ modulator with high-order single opamp integrator using optimization-based design method.

, , , und . VLSIC, Seite 160-161. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kazuo Inoue

Minoru Matsukawa

Kazuo Okohira

Kazuo Yajima

Kazuo Araki

 

Weitere Publikationen von Autoren mit dem selben Namen

A Low Distortion 3rd-Order Continuous-Time Delta-Sigma Modulator for a Worldwide Digital TV-Receiver., , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 95-A (2): 471-478 (2012)A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR enhancement techniques utilizing noise., , , , , , , und . ISSCC, Seite 272-273. IEEE, (2013)A 10 MHz BW 50 fJ/conv. continuous time ΔΣ modulator with high-order single opamp integrator using optimization-based design method., , , und . VLSIC, Seite 160-161. IEEE, (2012)A 4.2 mW 50 MS/s 13 bit CMOS SAR ADC With SNR and SFDR Enhancement Techniques., , , , , , , und . IEEE J. Solid State Circuits, 50 (6): 1372-1381 (2015)A Fifth-Order Continuous-Time Delta-Sigma Modulator With Single-Opamp Resonator., , , , , und . IEEE J. Solid State Circuits, 45 (4): 697-706 (2010)A 10.8mA Single Chip Transceiver for 430MHz Narrowband Systems in 0.15µm CMOS., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 1480-1489. IEEE, (2006)A 97.99 dB SNDR, 2 kHz BW, 37.1 µW noise-shaping SAR ADC with dynamic element matching and modulation dither effect., , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)A 69.8 dB SNDR 3rd-order Continuous Time Delta-Sigma Modulator with an Ultimate Low Power Tuning System for a Worldwide Digital TV-Receiver., , , , , , und . CICC, Seite 1-4. IEEE, (2010)Design methods for pipeline & delta-sigma A-to-D converters with convex optimization., , , , , , , , , und . ASP-DAC, Seite 690-695. IEEE, (2009)