( en | de | ru )

 

Disambiguierung von "Chen, Deming"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Triangle Counting and Truss Decomposition using FPGA.

, , , , , , , , , und . HPEC, Seite 1-7. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Deming

Deming Sun

Deming Kong

Deming Kong

Chen Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance-driven mapping for CPLD architectures., , , und . FPGA, Seite 39-47. ACM, (2001)Debugging and verifying SoC designs through effective cross-layer hardware-software co-simulation., , , , , und . DAC, Seite 7:1-7:6. ACM, (2016)Resource and data optimization for hardware implementation of deep neural networks targeting FPGA-based edge devices., , , und . SLIP@DAC, Seite 1:1-1:8. ACM, (2018)Optimality study of resource binding with multi-Vdds., , , und . DAC, Seite 580-585. ACM, (2006)Throughput-oriented kernel porting onto FPGAs., , , , und . DAC, Seite 11:1-11:10. ACM, (2013)ScaleHLS: A New Scalable High-Level Synthesis Framework on Multi-Level Intermediate Representation., , , , , , und . HPCA, Seite 741-755. IEEE, (2022)FSSD: FPGA-Based Emulator for SSDs., , , , , , , und . FPL, Seite 101-108. IEEE, (2023)Is FPGA Useful for Hash Joins?, , , , , , und . CIDR, www.cidrdb.org, (2020)High-level synthesis with behavioral level multi-cycle path analysis., , , , und . FPL, Seite 1-8. IEEE, (2013)A SPICE-compatible model of graphene nano-ribbon field-effect transistors enabling circuit-level delay and power analysis under process variation., , , , , und . DATE, Seite 1789-1794. EDA Consortium San Jose, CA, USA / ACM DL, (2013)