( en | de | ru )

 

Disambiguierung von "Rayas-Sánchez, José Ernesto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Jitter tolerance acceleration using the golden section optimization technique.

, , , , , und . LASCAS, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Juan José Sánchez

José Sánchez Murillo

José Uriarte Sánchez

José Alvarez Sánchez

José Sánchez Meseguer

 

Weitere Publikationen von Autoren mit dem selben Namen

Systematic configuration of coarsely discretized 3D EM solvers for reliable and fast simulation of high-frequency planar structures., , , und . LASCAS, Seite 1-4. IEEE, (2013)Design of experiments implementation towards optimization of power distribution networks., , und . LASCAS, Seite 1-4. IEEE, (2017)Direct optimization of a PCI express link equalization in industrial post-silicon validation., , , und . LATS, Seite 1-6. IEEE, (2018)Impedance matching analysis and EMC validation of a low-cost PCB differential interconnect., , und . LATS, Seite 1-5. IEEE Computer Society, (2015)A digital predistortion technique based on a NARX network to linearize GaN class F power amplifiers., , , , , , und . MWSCAS, Seite 717-720. IEEE, (2014)Frequency- and Time-Domain Yield Optimization of a Power Delivery Network Subject to Large Decoupling Capacitor Tolerances., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (12): 5610-5620 (2022)Post-Silicon Receiver Equalization Metamodeling by Artificial Neural Networks., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (4): 733-740 (2019)Transmitter and Receiver Equalizers Optimization Methodologies for High-Speed Links in Industrial Computer Platforms Post-Silicon Validation., , und . ITC, Seite 1-10. IEEE, (2018)Machine Learning Techniques and Space Mapping Approaches to Enhance Signal and Power Integrity in High-Speed Links and Power Delivery Networks., , , , und . LASCAS, Seite 1-4. IEEE, (2020)Analysis of the implications of stacked devices in nano-scale technologies for analog applications., , und . LATS, Seite 1-4. IEEE, (2017)