Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low power design of the X-GOLD® SDR 20 baseband processor., , , , , , , und . DATE, Seite 792-793. IEEE Computer Society, (2010)Hardware Implementation of an OPC UA Server for Industrial Field Devices., , , , , , , , , und 6 andere Autor(en). CoRR, (2021)Live demonstration: Dynamic voltage and frequency scaling for neuromorphic many-core systems., , , , , , , , , und 10 andere Autor(en). ISCAS, Seite 1. IEEE, (2017)A low-power cell-based-design multi-port register file in 65nm CMOS technology., , , und . ISCAS, Seite 313-316. IEEE, (2010)Performance Analysis of a Comparator Based Mixed-Signal Control Loop in 28 nm CMOS., , , , , , , , und . VLSI-SoC, Seite 155-158. IEEE, (2019)Dynamic voltage and frequency scaling for neuromorphic many-core systems., , , , , , , , , und 9 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)A power management architecture for fast per-core DVFS in heterogeneous MPSoCs., , , , , und . ISCAS, Seite 261-264. IEEE, (2012)Dynamic Power Management for Neuromorphic Many-Core Systems., , , , , , , , , und 5 andere Autor(en). CoRR, (2019)The SpiNNaker 2 Processing Element Architecture for Hybrid Digital Neuromorphic Computing., , , , , , , , , und 8 andere Autor(en). CoRR, (2021)A 12-b 4-MS/s SAR ADC With Configurable Redundancy in 28-nm CMOS Technology., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (11): 835-839 (2014)