( en | de | ru )

 

Disambiguierung von "Srikanthan, Thambipillai"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerating shortest path computations in hardware.

, und . CASE, Seite 63-68. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Srikanthan, Thambipillai
Eine Person hinzufügen mit dem Namen Srikanthan, Thambipillai
 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient data structure for branch-and-bound algorithm., und . Inf. Sci., 167 (1-4): 233-237 (2004)Algorithmic Aspects of Hardware/Software Partitioning: 1D Search Algorithms., , und . IEEE Trans. Computers, 59 (4): 532-544 (2010)Morphable Structures for Reconfigurable Instruction Set Processors., , und . Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 450-463. Springer, (2005)Minimizing Power in Hardware/Software Partitioning., , und . Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 580-588. Springer, (2005)Rapid design of area-efficient custom instructions for reconfigurable embedded processing., und . J. Syst. Archit., 55 (1): 1-14 (2009)An OLE-based speech compression system for multimedia applications., , und . Microprocess. Microsystems, 22 (1): 41-48 (1998)A transputer based vehicle simulator., , , und . Microprocess. Microsystems, 19 (7): 395-404 (1995)Preprocessing and Partial Rerouting Techniques for Accelerating Reconfiguration of Degradable VLSI Arrays., , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (2): 315-319 (2010)Rapid Memory-Aware Selection of Hardware Accelerators in Programmable SoC Design., , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (3): 445-456 (2018)IP-Enabled C/C++ Based High Level Synthesis: A Step towards Better Designer Productivity and Design Performance., und . Int. J. Reconfigurable Comput., (2014)