Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 65 nm single stage 28 fJ/cycle 0.12 to 1.2V level-shifter., und . ISCAS, Seite 990-993. IEEE, (2014)A < 1 pJ sub-VT cardiac event detector in 65 nm LL-HVT CMOS., , und . VLSI-SoC, Seite 253-258. IEEE, (2010)A 65-nm CMOS area optimized de-synchronization flow for sub-VT designs., , , , , und . VLSI-SoC, Seite 380-385. IEEE, (2013)Algorithm and hardware aspects of pre-coding in massive MIMO systems., , , und . ACSSC, Seite 1144-1148. IEEE, (2015)3.6 A 60pJ/b 300Mb/s 128×8 Massive MIMO precoder-detector in 28nm FD-SOI., , , und . ISSCC, Seite 60-61. IEEE, (2017)An area efficient single-cycle xVDD sub-Vth on-chip boost scheme in 28 nm FD-SOI., , , , und . A-SSCC, Seite 229-232. IEEE, (2016)Highly scalable implementation of a robust MMSE channel estimator for OFDM multi-standard environment., , , , und . SiPS, Seite 311-315. IEEE, (2011)Energy-minimum sub-threshold self-timed circuits using current-sensing completion detection., , und . IET Comput. Digit. Tech., 5 (4): 342-353 (2011)65-nm CMOS low-energy RNS modular multiplier for elliptic-curve cryptography., , , und . IET Comput. Digit. Tech., 12 (2): 62-67 (2018)A 128-channel discrete cosine transform-based neural signal processor for implantable neural recording microsystems., , , und . Int. J. Circuit Theory Appl., 43 (4): 489-501 (2015)