( en | de | ru )

 

Disambiguierung von "Rouzeyre, Bruno"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scanning Datapaths: A Fast and Effective Partial Scan Selection Technique.

, , , und . DATE, Seite 921-922. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Horst Bruno

Eugen Bruno

Horst Bruno

Armin Bruno

Axel Brunold

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel hardware logic encryption technique for thwarting illegal overproduction and Hardware Trojans., , , , und . IOLTS, Seite 49-54. IEEE, (2014)Compression-based SoC Test Infrastructures., , und . VLSI-SoC (Selected Papers), Volume 291 von IFIP, Seite 1-15. Springer, (2007)Scan chain encryption for the test, diagnosis and debug of secure circuits., , , , , und . ETS, Seite 1-6. IEEE, (2017)Laser attacks on integrated circuits: From CMOS to FD-SOI., , , , , , , , , und . DTIS, Seite 1-6. IEEE, (2014)A Flip-Flop Matching Engine to Verify Sequential Optimizations., , und . Comput. Artif. Intell., 23 (5): 437-460 (2004)On Preventing SAT Attack with Decoy Key-Inputs., , , und . ISVLSI, Seite 114-119. IEEE, (2021)High-level synthesis for easy testability., , und . ED&TC, Seite 198-206. IEEE Computer Society, (1995)Analyzing testability from behavioral to RT level., , und . ED&TC, Seite 158-165. IEEE Computer Society, (1997)Laser Fault Injection at the CMOS 28 nm Technology Node: an Analysis of the Fault Model., , , , , , , , , und 3 andere Autor(en). FDTC, Seite 1-6. IEEE Computer Society, (2018)New testing procedure for finding insertion sites of stealthy hardware trojans., , , , und . DATE, Seite 776-781. ACM, (2015)