Autor der Publikation

Asynchronous Layered Interface of Multimedia SoCs for Multiple Outstanding Transactions.

, , , , und . VLSI Signal Processing, 46 (2-3): 133-151 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low Delay-Power Product Current-Mode Multiple Valued Logic for Delay-Insensitive Data Transfer Mechanism., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 88-A (5): 1379-1383 (2005)Differential Value Encoding for Delay Insensitive Handshake Protocol., , , und . IEICE Trans. Inf. Syst., 88-D (7): 1437-1444 (2005)A Pilot Symbol Pattern Enabling Data Recovery Without Side Information in PTS-Based OFDM Systems., , , und . TBC, 57 (2): 307-312 (2011)High performance asynchronous on-chip bus with multiple issue and out-of-order/in-order completion., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 152-155. ACM, (2005)Asynchronous Multiple-Issue On-Chip Bus with In-Order/Out-of-Order Completion., , , , , und . IEICE Trans. Electron., 88-C (12): 2395-2399 (2005)A Novel Mechanism for Delay-Insensitive Data Transfer Based on Current-Mode Multiple Valued Logic., und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 691-700. Springer, (2004)Design of an Asynchronous Switch Based on Butterfly Fat-Tree for Network-on-Chip Applications., , und . PCM (2), Volume 3768 von Lecture Notes in Computer Science, Seite 538-549. Springer, (2005)Asynchronous Layered Interface of Multimedia SoCs for Multiple Outstanding Transactions., , , , und . VLSI Signal Processing, 46 (2-3): 133-151 (2007)Low Complexity Data Decoding for SLM-Based OFDM Systems without Side Information., , und . IEEE Communications Letters, 15 (6): 611-613 (2011)Asynchronous Reorder Buffer for Asynchronous On-Chip Bus., und . IEICE Trans. Electron., 88-C (12): 2391-2394 (2005)