Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

IF polyphase filter design and calibration with back-gate biasing in 28 nm FD-SOI technology., , und . MIXDES, Seite 334-338. IEEE, (2015)A DRC-based algorithm for extraction of critical areas for opens in large VLSI circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (2): 151-162 (1999)Probabilistic analysis of CMOS physical defects in VLSI circuits for test coverage improvement., , , , , und . Microelectron. Reliab., 41 (12): 2023-2040 (2001)Hierarchical test generation for combinational circuits with real defects coverage., , , , , , und . Microelectron. Reliab., 42 (7): 1141-1149 (2002)Built-In Current Monitor for IDDQ Testing in CMOS 90 nm Technology., , , und . DDECS, Seite 259-262. IEEE Computer Society, (2008)LC-VCO design automation tool for nanometer CMOS technology., , und . DDECS, Seite 68-73. IEEE, (2012)PVT tolerant LC-VCO in 90 nm CMOS technology for GPS/Galileo applications., , und . DDECS, Seite 29-34. IEEE Computer Society, (2011)Low voltage LNA implementations in 90 nm CMOS technology for multistandard GNSS., , und . DDECS, Seite 78-83. IEEE Computer Society, (2009)Hierarchical Analysis of Short Defects between Metal Lines in CMOS IC., , , , , und . DSD, Seite 729-734. IEEE Computer Society, (2008)Yield Estimation of VLSI Circuits with Downscaled Layouts.. DFT, Seite 55-60. IEEE Computer Society, (1999)