( en | de | ru )

 

Disambiguierung von "Kaliorakis, Manolis"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cross-layer system reliability assessment framework for hardware faults.

, , , , , , , , , , , , , und . ITC, Seite 1-10. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Manolis Skarsoulis

Manolis Kamvysselis

Konstantin Manolis

Manolis Fanto

Manolis Papadrakakis

 

Weitere Publikationen von Autoren mit dem selben Namen

Bayesian network early reliability evaluation analysis for both permanent and transient faults., , , , , , , und . IOLTS, Seite 7-12. IEEE, (2015)SyRA: Early System Reliability Analysis for Cross-Layer Soft Errors Resilience in Memory Arrays of Microprocessor Systems., , , , , , , , , und 4 andere Autor(en). IEEE Trans. Computers, 68 (5): 765-783 (2019)A Digital Twin for Maritime Situational Awareness., , , , , , , und . BDCAT, Seite 26:1-26:2. ACM, (2023)Statistical Analysis of Multicore CPUs Operation in Scaled Voltage Conditions., , , und . IEEE Comput. Archit. Lett., 17 (2): 109-112 (2018)A Scalable System for Maritime Route and Event Forecasting., , , , , , , , , und 2 andere Autor(en). EDBT, Seite 762-769. OpenProceedings.org, (2024)Measuring and Exploiting Guardbands of Server-Grade ARMv8 CPU Cores and DRAMs., , , , , , , , , und 2 andere Autor(en). DSN Workshops, Seite 6-9. IEEE Computer Society, (2018)Microprocessor reliability-performance tradeoffs assessment at the microarchitecture level., , , , und . VTS, Seite 1-6. IEEE Computer Society, (2016)Micro-Viruses for Fast System-Level Voltage Margins Characterization in Multicore CPUs., , , , und . ISPASS, Seite 54-63. IEEE Computer Society, (2018)MeRLiN: Exploiting Dynamic Instruction Behavior for Fast and Accurate Microarchitecture Level Reliability Assessment., , , und . ISCA, Seite 241-254. ACM, (2017)Versatile architecture-level fault injection framework for reliability evaluation: A first report., , , und . IOLTS, Seite 140-145. IEEE, (2014)