( en | de | ru )

 

Disambiguierung von "Khalifa, Khaled Ben"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Scalable Flexible SOM NoC-Based Hardware Architecture.

, , , , und . WSOM, Volume 428 von Advances in Intelligent Systems and Computing, Seite 165-175. Springer, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Noomane Ben Khalifa

Khaled Ben Yahia

Khaled Ben-Achour

Adel Ben-Khaled

Tarek Khalifa

 

Weitere Publikationen von Autoren mit dem selben Namen

Hedi: Multi-width fixed-point coding based on reprogrammable hardware implementation of a multi-layer perceptron neural network for alertness classification., , , und . ISDA, Seite 610-614. IEEE, (2010)Implementation of a novel LVQ neural network architecture on FPGA., , , und . Int. J. Artif. Intell. Soft Comput., 2 (3): 163-173 (2010)Scalable, dynamic and growing hardware self-organizing architecture for real-time vector quantization., , , , und . ICECS, Seite 1-4. IEEE, (2020)A Multi-Application, Scalable and Adaptable Hardware SOM Architecture., , , , und . IJCNN, Seite 1-8. IEEE, (2019)Automatic Detection of Drowsiness in EEG Records Based on Machine Learning Approaches., , , , und . Neural Process. Lett., 54 (6): 5225-5249 (2022)A Parallel Reconfigurable Architecture for Scalable LVQ Neural Networks., , , und . Neural Process. Lett., 55 (3): 2521-2550 (Juni 2023)Correction to: Innovative deep learning models for EEG-based vigilance detection., , , , und . Neural Comput. Appl., 34 (1): 819 (2022)Implementation of an LVQ neural network with a variable size: algorithmic specification, architectural exploration and optimized implementation on FPGA devices., , , , und . Neural Comput. Appl., 19 (2): 283-297 (2010)A Survey and Taxonomy of FPGA-based Deep Learning Accelerators., , , , und . J. Syst. Archit., (2019)A Systolic Hardware Architecture of Self-Organizing Map., und . IPAS, Seite 298-302. IEEE, (2018)