Autor der Publikation

Hardware-oriented rate-distortion optimization algorithm for HEVC intra-frame encoder.

, , , und . ICME Workshops, Seite 1-6. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-Operand Adder Synthesis Targeting FPGAs., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (12): 2579-2586 (2011)Issue Mechanism for Embedded Simultaneous Multithreading Processor., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (4): 1092-1100 (2008)Foreword.. IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 92-A (12): 2961 (2009)A 7-Die 3D Stacked 3840×2160@120 fps Motion Estimation Processor., , , , und . IEICE Trans. Electron., 100-C (3): 223-231 (2017)Sparseness Ratio Allocation and Neuron Re-pruning for Neural Networks Compression., , , und . ISCAS, Seite 1-5. IEEE, (2018)14.7 A 4Gpixel/s 8/10b H.265/HEVC video decoder chip for 8K Ultra HD applications., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 266-268. IEEE, (2016)Selective Low-Care Coding: A Means for Test Data Compression in Circuits with Multiple Scan Chains., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 89-A (4): 996-1004 (2006)Sparse ternary connect: Convolutional neural networks using ternarized weights with enhanced sparsity., , und . ASP-DAC, Seite 190-195. IEEE, (2018)Transition-based coverage estimation for symbolic model checking., , , und . ASP-DAC, Seite 1-6. IEEE, (2006)Framework for Parallel Prefix Adder Synthesis Considering Switching Activities., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)