( en | de | ru )

 

Disambiguierung von "Monchiero, Matteo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Dual-Priority Real-Time Multiprocessor System on FPGA for Automotive Applications.

, , , , , , , und . DATE, Seite 1039-1044. ACM, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matteo Garavoglia

Marco Matteo

Matteo Bertini

Matteo Gabba

Matteo Rini

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Management of Datacenter Workloads Using Per-Core Power Gating., , , , und . IEEE Comput. Archit. Lett., 8 (2): 48-51 (2009)An Internal Partial Dynamic Reconfiguration Implementation of the JPEG Encoder for Low-Cost FPGAsb., , , , und . ISVLSI, Seite 449-450. IEEE Computer Society, (2007)Corona: System Implications of Emerging Nanophotonic Technology., , , , , , , , , und . ISCA, Seite 153-164. IEEE Computer Society, (2008)Exploration of Distributed Shared Memory Architectures for NoC-based Multiprocessors., , , und . ICSAMOS, Seite 144-151. IEEE, (2006)Power-aware branch prediction techniques: a compiler-hints based approach for VLIW processors., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 440-443. ACM, (2004)Fast Dynamic Memory Integration in Co-Simulation Frameworks for Multiprocessor System on-Chip., , , , und . DATE, Seite 804-805. IEEE Computer Society, (2005)The Combined Perceptron Branch Predictor., und . Euro-Par, Volume 3648 von Lecture Notes in Computer Science, Seite 487-496. Springer, (2005)A multiprocessor self-reconfigurable JPEG2000 encoder., , , , , , und . IPDPS, Seite 1-8. IEEE, (2009)Using Coherence Information and Decay Techniques to Optimize L2 Cache Leakage in CMPs., , und . ICPP, Seite 1-8. IEEE Computer Society, (2009)A Comprehensive Memory Modeling Tool and Its Application to the Design and Analysis of Future Memory Hierarchies., , , , und . ISCA, Seite 51-62. IEEE Computer Society, (2008)