( en | de | ru )

 

Disambiguierung von "Harjani, Ramesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ALIGN: A System for Automating Analog Layout.

, , , , , , , , , , , , , und . CoRR, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramesh Ummanni

Ramesh Boggula

Ramesh Sharma

Ramesh Sheth

Ramesh Samanta

 

Weitere Publikationen von Autoren mit dem selben Namen

A throughput-agnostic 11.9-13.6GOPS/mW multi-signal classification SoC for cognitive radios in 40nm CMOS., , , , , , und . VLSIC, Seite 150-. IEEE, (2015)Analysis and gain design of an integrated quadrature mixer with improved noise and image rejection., und . ISCAS (4), Seite 786-789. IEEE, (2001)A novel noise optimization design technique for radio frequency low noise amplifiers., , und . ISCAS (1), Seite 209-212. IEEE, (2003)Capacitor bank design for wide tuning range LC VCOs: 850MHz-7.1GHz (157%)., und . ISCAS, Seite 1975-1978. IEEE, (2010)System-level design for test of fully differential analog circuits., , und . IEEE J. Solid State Circuits, 31 (10): 1526-1534 (1996)A 455-Mb/s MR preamplifier design in a 0.8-μm CMOS process.. IEEE J. Solid State Circuits, 36 (6): 862-872 (2001)Frequency-Hopped Quadrature Frequency Synthesizer in 0.13-mum Technology., , und . IEEE J. Solid State Circuits, 46 (9): 2021-2032 (2011)Design of Low Power Integrated Radios for Emerging Standards, und . Springer, (2020)A Multi-Mode DC-DC Converter for Direct Battery-to-Silicon High Tension Power Delivery in 65nm CMOS., und . CICC, Seite 1-4. IEEE, (2019)A unified framework for capacitive series-parallel DC-DC converter design., und . CICC, Seite 1-8. IEEE, (2014)