Autor der Publikation

Digital Logic Implementation in Memristor-Based Crossbars - A Tutorial.

, und . DELTA, Seite 303-309. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Fine-Grained GALS SoC with Pausible Adaptive Clocking in 16 nm FinFET., , , , , , , , , und . ASYNC, Seite 27-35. IEEE, (2019)Digital Logic Implementation in Memristor-Based Crossbars - A Tutorial., und . DELTA, Seite 303-309. IEEE Computer Society, (2010)A Tuturial on the Emerging Nanotechnology Devices., , und . VLSI Design, Seite 343-360. IEEE Computer Society, (2004)Variable Input Delay CMOS Logic for Low Power Design., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (10): 1534-1545 (2009)Transistor Sizing of Logic Gates to Maximize Input Delay Variability., , und . J. Low Power Electron., 2 (1): 121-128 (2006)Design of Variable Input Delay Gates for Low Dynamic Power Circuits., , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 436-445. Springer, (2005)Variable Input Delay CMOS Logic for Low Power Design., , und . VLSI Design, Seite 598-605. IEEE Computer Society, (2005)An Energy-Recovering Reconfigurable Series Resonant Clocking Scheme for Wide Frequency Operation., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (7): 1766-1775 (2015)Low power low voltage wide frequency resonant clock and data circuits for power reductions., , , und . LASCAS, Seite 1-4. IEEE, (2013)CMOS Circuit Design for Minimum Dynamic Power and Highest Speed., , und . VLSI Design, Seite 1035-1040. IEEE Computer Society, (2004)