Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 9.15mW 0.22mm2 10b 204MS/s pipelined SAR ADC in 65nm CMOS., , , , , , und . CICC, Seite 1-4. IEEE, (2010)A 10b 205MS/s 1mm2 90nm CMOS Pipeline ADC for Flat-Panel Display Applications., , , , , , und . ISSCC, Seite 458-615. IEEE, (2007)A Dual-Channel Pipelined ADC With Sub-ADC Based on Flash-SAR Architecture., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (11): 741-745 (2012)Chiplet Heterogeneous-Integration AI Processor., , , , , , , , , und 5 andere Autor(en). ICEIC, Seite 1-2. IEEE, (2023)A 12b 50 MHz 3.3V CMOS acquisition time minimized A/D converter., , , , und . ASP-DAC, Seite 613-616. ACM, (2000)Acquisition-time minimization and merged-capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs., , , und . ISCAS, Seite 451-454. IEEE, (2000)A 4.7mW 0.32mm2 10b 30MS/s Pipelined ADC Without a Front-End S/H in 90nm CMOS., , , , und . ISSCC, Seite 456-615. IEEE, (2007)A 10-bit 30-MS/s successive approximation register analog-to-digital converter for low-power sub-sampling applications., , , und . Microelectron. J., 42 (12): 1335-1342 (2011)A 12-bit 200-MS/s pipelined A/D converter with sampling skew reduction technique., , , und . Microelectron. J., 42 (11): 1225-1230 (2011)A 10-bit 205-MS/s 1.0-mm2 90-nm CMOS Pipeline ADC for Flat Panel Display Applications., , , und . IEEE J. Solid State Circuits, 42 (12): 2688-2695 (2007)