( en | de | ru )

 

Disambiguierung von "Villa, Tiziano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Exact Minimization of Binary Decision Diagrams Using Implicit Techniques.

, , , und . IEEE Trans. Computers, 47 (11): 1282-1296 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tiziano Zito

Tiziano Barberi

Tiziano Parriani

Tiziano Panico

Valentina Villa

 

Weitere Publikationen von Autoren mit dem selben Namen

Ariadne: Dominance Checking of Nonlinear Hybrid Automata Using Reachability Analysis., , , , , und . RP, Volume 7550 von Lecture Notes in Computer Science, Seite 79-91. Springer, (2012)Boolean Minimization of Projected Sums of Products via Boolean Relations., , , und . IEEE Trans. Computers, 68 (9): 1269-1282 (2019)Model matching for finite-state machines., , und . IEEE Trans. Automat. Contr., 46 (11): 1726-1743 (2001)Synthesis of Multilevel Boolean Networks., , , , und . Boolean Models and Methods, Cambridge University Press, (2010)FSM Encoding for BDD Representations., , , und . Int. J. Appl. Math. Comput. Sci., 17 (1): 113-124 (2007)Theory and algorithms for state minimization of nondeterministic FSMs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (11): 1311-1322 (1997)Symbolic two-level minimization., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (7): 692-708 (1997)Rigorous Function Calculi in Ariadne., , , , und . CoRR, (2023)Exploiting Symmetrization and D-Reducibility for Approximate Logic Synthesis., , und . IEEE Trans. Computers, 71 (1): 121-133 (2022)Games, Automata, Logics, and Formal Verification (GandALF 2013)., , und . Inf. Comput., (2015)