( en | de | ru )

 

Disambiguierung von "Sworna, Zarrin Tasnim"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Improved Design of a Reversible Fault Tolerant LUT-based FPGA.

, , und . VLSID, Seite 445-450. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zarrin Langari

Fariba Zarrin

Amir-Nasser Zarrin-naál

 

Weitere Publikationen von Autoren mit dem selben Namen

APIRO: A Framework for Automated Security Tools API Recommendation., , und . CoRR, (2022)A Fast FPGA-Based BCD Adder., , , und . CSSP, 37 (10): 4384-4408 (2018)"I think this is the most disruptive technology": Exploring Sentiments of ChatGPT Early Adopters using Twitter Data., , , , und . CoRR, (2022)NLP Methods in Host-based Intrusion Detection Systems: A Systematic Review and Future Directions., , und . CoRR, (2022)APIRO: A Framework for Automated Security Tools API Recommendation., , und . ACM Trans. Softw. Eng. Methodol., 32 (1): 24:1-24:42 (Januar 2023)An Efficient Design of an FPGA-Based Multiplier Using LUT Merging Theorem., , , , und . ISVLSI, Seite 116-121. IEEE Computer Society, (2017)A Cost-Efficient Look-Up Table Based Binary Coded Decimal Adder Design., , , und . CoRR, (2022)NLP methods in host-based intrusion detection systems: A systematic review and future directions., , und . J. Netw. Comput. Appl., (November 2023)Security Tools' API Recommendation Using Machine Learning., , , und . ENASE, Seite 27-38. SCITEPRESS, (2023)Low-power and area efficient binary coded decimal adder design using a look up table-based field programmable gate array., , , , und . IET Circuits Devices Syst., 10 (3): 163-172 (2016)