Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Match-line control unit for power and delay reduction in hybrid CAM., , , und . IET Circuits Devices Syst., 15 (3): 272-283 (2021)SMS-CAM: Shared matchline scheme for content addressable memory., , , und . Integr., (2023)Design of a Low Leakage, Low Power and High Performance Search and Read Memory Using CAM and SRAM., , und . J. Low Power Electron., 4 (2): 158-168 (2008)Design of High Performance 8 bit Multiplier using Vedic Multiplication Algorithm with McCMOS Technique., , , und . J. Signal Process. Syst., 76 (1): 1-9 (2014)EMDBAM: A Low-Power Dual Bit Associative Memory With Match Error and Mask Control., und . IEEE Trans. Very Large Scale Integr. Syst., 24 (6): 2142-2151 (2016)ASIC design of a high speed low power circuit for factorial calculation using ancient Vedic mathematics., , , und . Microelectron. J., 42 (12): 1343-1352 (2011)A Low-Voltage 13T Latch-Type Sense Amplifier with Regenerative Feedback for Ultra Speed Memory Access., , , und . VLSID, Seite 341-346. IEEE Computer Society, (2017)Low-power content addressable memory design using two-layer P-N match-line control and sensing., , , und . Integr., (2020)A 9-T 833-MHz 1.72-fJ/Bit/Search Quasi-Static Ternary Fully Associative Cache Tag With Selective Matchline Evaluation for Wire Speed Applications., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (11): 1910-1920 (2016)A Low-Overhead Dynamic TCAM With Pipelined Read-Restore Refresh Scheme., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (5): 1591-1601 (2018)