( en | de | ru )

 

Disambiguierung von "Kelefouras, Vasilios I."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A methodology for efficient code optimizations and memory management.

, und . CF, Seite 105-112. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vasilios Trakas

Vasilios Katos

Vasilios Gemenetzis

Vasilios Zorkadis

Vasilios Darlagiannis

 

Weitere Publikationen von Autoren mit dem selben Namen

Array Size Computation under Uniform Overlapping and Irregular Accesses., , , und . ACM Trans. Design Autom. Electr. Syst., 21 (2): 22:1-22:35 (2016)Near-Optimal Microprocessor and Accelerators Codesign with Latency and Throughput Constraints., , , , und . ACM Trans. Archit. Code Optim., 10 (2): 6:1-6:25 (2013)On the exploitation of a high-throughput SHA-256 FPGA design for HMAC., , , , und . ACM Trans. Reconfigurable Technol. Syst., 5 (1): 2:1-2:28 (2012)A methodology correlating code optimizations with data memory accesses, execution time and energy consumption., und . J. Supercomput., 75 (10): 6710-6745 (2019)A Matrix-Matrix Multiplication methodology for single/multi-core architectures using SIMD., , und . J. Supercomput., 68 (3): 1418-1440 (2014)Design and Implementation of Deep Learning 2D Convolutions on Modern CPUs., und . IEEE Trans. Parallel Distributed Syst., 34 (12): 3104-3116 (Dezember 2023)A scalable and near-optimal representation of access schemes for memory management., , , und . ACM Trans. Archit. Code Optim., 11 (1): 13:1-13:25 (2014)Combining Software Cache Partitioning and Loop Tiling for Effective Shared Cache Management., , und . ACM Trans. Embed. Comput. Syst., 17 (3): 72:1-72:25 (2018)A high-performance matrix-matrix multiplication methodology for CPU and GPU architectures., , , und . J. Supercomput., 72 (3): 804-844 (2016)XANDAR: A holistic Cybersecurity Engineering Process for Safety-critical and Cyber-physical Systems., , , , , , , , , und 16 andere Autor(en). VTC Spring, Seite 1-5. IEEE, (2022)