( en | de | ru )

 

Disambiguierung von "Lee, Jian-Hsing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Correlations between ESD and TLP in Large Array Devices.

, , , , , , , , , und . ICCE-TW, Seite 1-2. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wenjung Hsing

Chi-Wu Hsing

Hsing-Chien Sze

Dscheng Hsing Du

Wen-Hsing Chiang

 

Weitere Publikationen von Autoren mit dem selben Namen

Tunable Holding-Voltage High Voltage ESD Devices., und . IRPS, Seite 1-8. IEEE, (2019)Bipolar Transistors' Holding Phenomena., , , , , , , , , und 3 andere Autor(en). ICCE-Taiwan, Seite 221-222. IEEE, (2023)The Correlations between ESD and TLP in Large Array Devices., , , , , , , , , und . ICCE-TW, Seite 1-2. IEEE, (2020)Optimizing Power IC Layouts by Simulation Tools., , , , , , und . ICCE-TW, Seite 1-2. IEEE, (2021)Methodology to achieve planar technology-like ESD performance in FINFET process., , , , , und . IRPS, Seite 3. IEEE, (2015)A new pre-driver design for improving the ESD performance of the high voltage tolerant I/O., , , , und . ISCAS (2), Seite 1198-1201. IEEE, (2005)EOS Endurance Power Circuits without Depletion Mode Devices., , , , , , , , , und 6 andere Autor(en). ICCE-TW, Seite 79-80. IEEE, (2022)Analyzing Gate-Driven Circuit Parameters for Adding ESD Performances., , , , , , , , , und . ICCE-TW, Seite 1-2. IEEE, (2019)Enhanced CDM-robustness for the packaged IC with the extra bonding wire to the die-attach plate., , , , , und . IRPS, Seite 6. IEEE, (2015)The embedded SCR NMOS and low capacitance ESD protection device., , , , , und . CICC, Seite 93-96. IEEE, (2002)